欢迎您访问科普小知识本站旨在为大家提供日常生活中常见的科普小知识,以及科普文章!
您现在的位置是: 首页  >  科技

高速缓冲存储器部件结构及原理解析

科普小知识 2023-10-20 12:19:21
...

高速缓冲存储器部件结构及原理解析

高速缓存 CACHE用途 设置在 CPU 和 主存储器之间,完成高速与 CPU交换信息,尽量避免 CPU不必要地多次直接访问慢速的主存储器,从而提高计算机系统的运行效率。

高速缓存 CACHE实现原理 把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中,当CPU下次再用到这些信息时,它就不必访问慢速的主存,而直接从快速的CACHE中得到,从而提高了速度。

评价CACHE性能的关键指标 要有足够高的命中率,当CPU需用主存中的数据时,多数情况下可以直接从CACHE中得到,尽量少读主存储器。称二者之比为命中率。

一、CACHE的基本运行原理

1、 CACHE的存储单元的组成

CACHE的存储单元是由三部分组成的 1位有效位:“0”表示该单元尚未使用,“1”表示数据有效 高速缓冲存储器部件结构及原理解析(1) CACHE单元不一定以字为单位与主存实现相互对应,因为存储一个完整的主存地址占用位数太多。

(2) CACHE与主存交换信息时,不一定每次以一个主存字为单位进行交换,常用的是以字块的形式(cache line size)进行数据传送。

二、CACHE的3种映像方式

地址映像:把主存地址的数据复制到cache时,还要把该主存的地址经过某种函数关系处理后写进CACHE的标志字段,这一过程称为CACHE的地址映像。

地址变换:在程序执行时,要把主存地址变换为访问CACHE的地址,这一过程称为CACHE的地址变换。 这二者的处理方案是密切相关的。

1、全相联映像方式 高速缓冲存储器部件结构及原理解析全相联映像方式的优缺点 地址映像:写入CACHE时,要将主存的全部地址写入CACHE的标志字段

地址变换:用读主存的整个地址去与CACHE中的每一个单元的标志字段进行比较。

优点:使用灵活、方便 缺点:比较地址字段必须与整个CACHE中每一个单元的标志字段都进行比较,所以线路复杂,成本太高,难以实现,只是适用于容量小的CACHE。 2、直接映射方式 高速缓冲存储器部件结构及原理解析直接映射方式 地址映像:写入CACHE时,仅将主存的区段号写入CACHE的标志字段

地址变换:要将读主存地址中的区段内偏移地址去访问CACHE的一个单元,只需用主存地址的区段号与标志字段内容进行比较。

3、多路(两路)组相联方式 高速缓冲存储器部件结构及原理解析多路(两路)组相联方式实现原理 把 CACHE存储器组织为同等容量的多体结构,例如2个存储体。主存仍然划分成容量等于每个CACHE存储体的多个区段。 主存地址格式如下:

多路(两路)组相联方式 地址映像:写入CACHE时,仅将主存的区段号写入CACHE的标志字段

地址变换:要将读主存地址中的区段内偏移地址去访问每一个CACHE体的一个单元,只需用主存地址的区段号与标志字段内容进行比较。

三、 CACHE存储器实用中的几个问题

CACHE存储器的重要技术指标是它的命中率,影响 CACHE 命中率的因素有: 1.CACHE 的容量与命中率的关系 虽然容量大一些好,但CACHE 容量达到一定大小之后,再增加其容量对命中率的提高并不明显。

2、 Cache Line Size ( CACHE每次与内存交换信息的单位量)与命中率的关系: 每次交换信息的单位量适中,不是以一个字为单位,而是以几个字(称为CACHE行容量,通常为4~32个字节)在主存与CACHE之间实现信息传送。

3、多级的CACHE结构与命中率的关系: 高速缓冲存储器部件结构及原理解析

4.CACHE的不同映像方式与命中率的关系: 全相联映像方式不适用 直接映像方式命中率低 多路组相联方式性能/价格比更好 直接映像方式中CACHE容量为8K字,被分成1024组,每组8个字,同时,主存也分成8个字的组,1024组构成一页。主存的0组只能映射到CACHE的0组,主存的1组只能映射到CACHE的1组,依次类推。地址结构如下:

5、写CACHE的策略和对系统的影响 (1)一个外设向主存写入了一个数据,该主存单元原先的副本在CACHE中,出现不一致,此时最简单的办法就是把CACHE中相应单元的有效位清除掉,当CPU再次需这一主存单元时,只能从主存重新取得而不会使用CACHE中的旧值。

(2)改写主存储器的策略 若CPU改写了 CACHE 一单元内容后且尚未改变主存相应单元内容,则出现数据不一致性。两种解决办法:

第1.接下来直接改写主存单元内容。简便易行, 但可能带来系统运行效率不高的问题,该后未被使用。

第2.拖后改写主存单元内容,一直拖到有另外的设备要读该内容过时的主存单元时。首先停止这一读操作,接下来改写主存内容,之后再起动已停下来的读操作,否则不必改写。 矛盾是如何检查是否应该改写,通过监视地址总线完成,记下无效单元地址用于比较。 控制复杂些,但可以提供更高系统的运行效率。