欢迎您访问科普小知识本站旨在为大家提供日常生活中常见的科普小知识,以及科普文章!
您现在的位置是: 首页

DRAM

科普小知识 2023-11-18 23:32:51
...

DRAM(DynamicRandomAccessMemory),即动态随机存取存储器,最为常见的系统内存。DRAM只能将数据保持很短的时间。为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。(关机就会丢失数据)

外文名:DynamicRandomAccessMemory

缩写:DRAM

含义:动态随机存取存储器

常见设备:系统内存

1、工作原理

动态RAM的工作原理动态RAM也是由许多基本存储元按照行和列地址引脚复用来组成的。

3管动态RAM的工作原理3管动态RAM的基本存储电路如右图所示。在这个电路中,读选择线和写选择线是分开的,读数据线和写数据线也是分开的。


DRAM数据线

写操作时,写选择线为"1",所以Q1导通,要写入的数据通过Q1送到Q2的栅极,并通过栅极电容在一定时间内保持信息。

读操作时,先通过公用的预充电管Q4使读数据线上的分布电容CD充电,当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有"1",则Q2导通,读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为"0",正好和原存信息相反;若原存信息为"0",则Q3尽管具备导通条件,但因为Q2截止,所以,CD上的电压保持不变,因而,读得的信息为"1"。可见,对这样的存储电路,读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往数据总线。

2、结构

在半导体科技极为发达的*,内存和显存被统称为记忆体(Memory),全名是动态随机存取记忆体(DynamicRandomAccessMemory,DRAM)。基本原理就是利用电容内存储电荷的多寡来代表0和1,这就是一个二进制位元(bit),内存的最小单位。

3、发展过程

“上古”时代的FP/EDO内存,由于半导体工艺的限制,频率只有25MHz/50MHz,自SDR以后频率从66MHz一路飙升至133MHz,终于遇到了难以逾越的障碍。此后所诞生的DDR1/2/3系列,它们存储单元官方频率(JEDEC制定)始终在100MHz-200MHz之间徘徊,非官方(超频)频率也顶多在250MHz左右,很难突破300MHz。事实上高频内存的出错率很高、稳定性也得不到保证,除了超频跑简单测试外并无实际应用价值。

既然存储单元的频率(简称内核频率,也就是电容的刷新频率)不能无限提升,那么就只有在I/O(输入输出)方面做文章,通过改进I/O单元,这就诞生了DDR1/2/3、GDDR1/2/3/4/5等形形色色的内存种类

1.DRAMControllerStatusRegister(Address:0x7E001000)

DRAM状态寄存器,这是一个RO寄存器,用于读取DRAM的状态。

实际上,读到的有用信息就是ControllerStatus和Memorywidth。


2.DRAMControllerCommandRegister(Address:0x7E001004)

DRAM命令寄存器,设置DRAM的工作状态。

最开始应该配置为0x4,是处于Configure状态。在配置完所有的DRAM之后,将该寄存器设置为0x0,处于运行状态。

3.DirectCommandRegister(Address:0x7E001008)

DRAM命令寄存器,用于发送命令到DRAM和访问DRAM中的MRS和EMRS寄存器。

通过该寄存器初始化DRAM,先设置为NOP模式,然后设置为PrechargeAll进行充电,然后设置EMRS和MRS寄存器,一般是这么一个流程。具体的要参见你所使用的DRAM的datasheet。

4.MemoryConfigurationRegister(Address:0x7E00100C)

DRAM的配置寄存器,这个与需要参照你所使用的DRAM的datasheet。

该寄存器肯定是要配的,看看DRAM的datasheet就知道了。

高速缓冲存储器/动态随机存取存储器控制器

动态随机存取存储器

动态随机存取存储器


3管动态RAM基本存储电路