三维晶体管阵列有望打破摩尔定律

目前，用于计算机处理器的硅集成电路正在接近单个芯片上晶体管的最大可行密度，至少在二维阵列中是如此。摩尔定律似乎已经站不住脚了。然而，美国密歇根大学的一个研究小组发现了另一种方法，将晶体管阵列带入三维空间，并将第二层晶体管直接堆叠在最先进的硅芯片上。这项研究为突破摩尔定律的硅集成电路的发展铺平了道路。

(照片来自:自然电子公司)

摩尔定律认为，集成电路上可以容纳的晶体管数量大约每两年就会增加一倍。目前，硅集成电路的晶体管密度已接近极限。然而，随着硅晶体管的尺寸变得越来越小，它们的工作电压也在降低，导致最先进的处理芯片可能与诸如触摸板和显示驱动器的高压接口组件不兼容，这些组件需要在更高的电压下工作以避免诸如错误的触摸信号或低亮度设置的影响。这需要额外的芯片来处理接口设备和处理器之间的信号转换。

为了解决上述问题，密歇根大学的研究人员已经通过附加器件层的单片三维集成来改善硅互补金属氧化物半导体集成电路的性能。他们首先在硅片上覆盖含锌和含锡的溶液，在其表面形成均匀的涂层，然后短暂烘烤使其干燥，重复后形成厚度约为75纳米的氧化锌-锡薄膜。通过使用氧化锌锡膜制造的薄膜晶体管可以承受比下面的硅芯片更高的电压。

为了解决两个器件层之间的电压失配问题，研究人员采用了顶部肖特基和底部欧姆接触结构。添加到触点的肖特基栅控薄膜晶体管和垂直薄膜二极管具有出色的开关性能。测试表明，高压薄膜晶体管集成后，基本硅片仍能工作。

研究人员称，硅集成电路在低电压(约1伏)下工作，但可以通过单片集成薄膜晶体管提供高电压处理能力，因此不需要额外的芯片。他们的新方法将氧化物电子的优点引入到单硅晶体管中，这有利于开发更紧凑、功能更多的芯片。

相关论文发表在最新一期的《自然电子学》上。